

1. DRC Error 描述

```
PO.R.5 { @Minimum {PO OR DPO} density across full chip >= 0.14
  DENSITY ALL_PO < PO_R_5 INSIDE OF LAYER CHIP PRINT PO_DN_5.density
}
```

PO.R.5 要求芯片内部 Poly 的密度要大于 0.14，当不满足时则会报该 DRC Error。当设计较小时，即便是加了 dummy poly，也不会满足 0.14 的 Poly 密度要求。

2. DRC Error 解决方案

重新进行 data_init 及之后的步骤，这次运行时在原有的 STD 的 Filler cell 中加入 FILLCAP。原有的 STD 库中的 Filler cell 内部并没有 Poly，采用它对芯片空余地方进行填充时，会导致芯片大量区域没有 Poly，导致出现 PO.R.5 的 Error。而 FILLCAP 内部具有 Poly，将其与 STD 库中的 Filler cell 一起进行填充时，可以填入大量 poly，保证其密度。并且 FILLCAP 可以起到电容的作用，可以提到芯片电源的稳定性。

添加 FILLCAP 的具体步骤如下

2.1 修改脚本文件加入 FILLCAP

- a) 加入 FILLCAP 的 LEF 文件 (config.mk)

```
/data2/class/chenh/chenh63/TSMC18_Lib_new/lib/FILLCAP/lef/tsmc18_decap_6lm.lef
/data2/class/chenh/chenh63/TSMC18_Lib_new/lib/FILLCAP/lef/tsmc18_decap_6lm_antenna.lef
```

```
# -----
# Tech/Libs
# -----
export LEF_FILES = /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/SC_ARM/lef/tech_sage-x_tsmc_c1018g_6lm.lef \
                  /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/SC_ARM/lef/sage-x_tsmc_c1018g.lef \
                  /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/IO/Back End/lef/tpd018nv_280a/mt_2/6lm/lef/tpd018nv_6lm.lef \
                  /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/Bonding PAD/Back End/lef/tpb018v_190a/wb/6lm/lef/tpb018v_6lm.lef \
                  /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/FILLCAP/lef/tsmc18_decap_6lm.lef \
                  /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/FILLCAP/lef/tsmc18_decap_6lm_antenna.lef
```

- b) 加入 FILLCAP 的单元与 GDS (config.mk) *注意不能使用 FILLCAP5*

```
export FILL_CELLS = FILL1 FILL16 FILL2 FILL32 FILL4 FILL64 FILL8 FILLCAP4 FILLCAP8 FILLCAP16 FILLCAP32
FILLCAP64
```

```
export Filler_GDS = /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/FILLCAP/gds2/tsmc18_decap.gds2
```

```
# Define fill cells
export FILL_CELLS = FILL1 FILL16 FILL2 FILL32 FILL4 FILL64 FILL8 FILLCAP4 FILLCAP5 FILLCAP8 FILLCAP16 FILLCAP32 FILLCAP64
export Filler_GDS = /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/FILLCAP/gds2/tsmc18_decap.gds2
```

- c) 修改导出 GDS 的命令 (chip_done.tcl)

```
# -----
# Gds streamOut
# -----
set IO_GDS $::env(IO_GDS)
set STDCELL_GDS $::env(STDCELL_GDS)
set Filler_GDS $::env(Filler_GDS)

setStreamOutMode -textSize 5
setStreamOutMode -virtualConnection true
setStreamOutMode -uniquifyCellNamesPrefix true
streamOut \
  $::env(RESULT_DIR)/pr/data/rv64_core.gds \
  -mapFile $::env(GDS_MAP_FILE) \
  -merge {$IO_GDS $STDCELL_GDS $Filler_GDS} \
  -libName DesignLib \
  -units 1000 \
  -mode ALL
```

按照上述步骤就可以在版图中加入 FILLCAP

2.2 修改导出 SPI 命令

由于 FILLCAP 中存在 MOS 管，会影响到 LVS 的过程，因此需要对原有的导出 SPI 的命令做出一定的修改

- 修改导出 Netlist 的命令，让其一起导出 FILLCAP (chip_done.tcl) *注意不能使用 FILLCAP5*
saveNetlist -excludeLeafCell -includePowerGround -includePhysicalCell {FILLCAP4 FILLCAP8 FILLCAP16 FILLCAP32 FILLCAP64} -flattenBus \$::env(RESULT_DIR)/pr/data/rv64_lvs.vg
- 修改 v2lvs 的命令，让其包括 FILLCAP 的 cdl 文件(Makefile)
/data2/class/chenh/chenh63/TSMC18_Lib_new/lib/FILLCAP/lvs_netlist/tsmc18_decap.cdl

```
v2lvs:
cd $(RESULT_DIR)/pr/data; v2lvs -v rv64_lvs.vg \
-a \<\> \
-s /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/SC_ARM/cdl/sage-x_tsmc_cl018g_rvt_PG.cdl \
-s /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/IO/Back_End/spice/tpd018nv_270a/tpd018nv_1_2.spi \
-s /data2/class/chenh/chenh63/TSMC18_Lib_new/lib/FILLCAP/lvs_netlist/tsmc18_decap.cdl \
-o rv64_lvs.spi
```

如此就可将 FILLCAP 一起导出从而正常进行 LVS